СХЕМОТЕХНИКА.
ЛАБОРАТОРНАЯ РАБОТА 2.
МОДЕЛИРОВАНИЕ СИГНАЛОВ.
КАФЕДРА ИВТ, КРСУ

1. Моделирование сигналов

Введение

Эффективным способом определения правильности работы логической схемы является моделирование ее поведения. В этой лабораторной работе вы познакомитесь и изучите такое моделирование с использованием CAD-системы Altera Quartus II. Метод моделирования основан на рисовании сигналов, подобных временным диаграммам, которые являются входными данными для инструмента моделирования. Выходные данные симулятора также имеют форму сигналов. Вы научитесь использовать инструмент **Simulation Waveform Editor**, входящий в состав программного обеспечения Quartus, для моделирования схемы, заданной функцией в булевой алгебре.

Содержание:

- Проектирование
- Создание сигналов для моделирования
- Моделирование
- Внесение изменений и повторное моделирование
- Заключительные замечания

Инструмент **Simulation Waveform Editor** доступен для использования с программным обеспечением Altera Quartus II версии 13.0 или выше. Это позволяет пользователю применять входные данные к спроектированной схеме, обычно называемые тестовыми векторами (test vectors), в форме сигналов и наблюдать за выходными данными, сгенерированными в ответ. После выполнения лабораторной работы вы узнаете о(об):

- **Тестовых векторах**, необходимых для тестирования разработанной схемы.
- Использовании инструмента **Simulation Waveform Editor** для прорисовки тестовых векторных сигналов.
- **Функциональном моделировании**, которое используется для проверки функциональной правильности работы синтезированной схемы.
- **Временное моделировании**, которое используется для проверки задержек сигналов в синтезированной схеме.

1.1. Проектирование

Чтобы проиллюстрировать процесс моделирования, мы используем очень простую логическую схему, реализующую мажоритарную функцию с тремя входами, `x1`,`x2` и `x3`. Схема определяется выражением

$$f(x1,x2,x3) = x1x2 + x1x3 + x2x3$$

Реализуйте эту булеву функцию с помощью схемотехнического (визуального) проектирования схемы. Смотри лабораторную работу №1. Назовите проект LabWork2.

1.2. Создание сигналов для моделирования

Чтобы создать тестовые векторы для проекта, выберите **File > New... > Verification/Debugging Files > University Program VWF** в окне Quartus, где открыт проект. Откроется **Simulation Waveform Editor tool**, показанный на рис. 1, который позволяет указать желаемые входные сигналы.




Рис. 1. Окно редактора сигналов

Для нашей простой схемы мы можем выполнить полное моделирование, применив все восемь возможных оценок входных сигналов `Input1_x1`, `Input2_x2` и `Input3_x3`. Выход `output_F` должен затем отображать логические значения, определенные таблицей истинности для мажоритарной функции. Запустите симуляцию на 800 нс. Для этого выберите **Edit > Set End Time...** в редакторе сигналов и в появившемся всплывающем окне укажите время 800 нс и нажмите OK. Это отрегулирует временную шкалу в окне редактора сигналов (Рис. 1). Прежде чем рисовать входные сигналы, необходимо определить местонахождение желаемых сигналов в реализованной схеме. На жаргоне FPGA термин «node» используется для обозначения сигнала в схеме. Это может быть входной сигнал (входной node - узел), выходной сигнал (выходной узел) или внутренний сигнал. Для нашей задачи нам нужно найти входные и выходные узлы (nodes). Это делается с помощью служебной программы под названием **Node Finder**. В окне редактора сигналов (Waveform Editor) выберите **Edit > Insert > Insert Node or Bus....** В появившемся всплывающем окне, показанном на рис. 2, нажмите **Node Finder**.




Рис. 2. Окно Insert Node or Bus.

Окно **Node Finder** представлено на рисунке 3. Фильтр используется для идентификации интересующих узлов. В нашей схеме нас интересуют только узлы, которые появляются на выводах (т.е. внешних соединениях) микросхемы FPGA. Следовательно, настройка фильтра должна быть **Pins: all**. Нажмите **List**, чтобы отобразить узлы, как показано на рисунке. В больших схемах может отображаться много узлов. Нам нужно выбрать узлы, которые мы хотим наблюдать в моделировании. Это делается путем выделения нужных узлов и нажатия кнопки **>**. Выберите узлы с метками `Input1_x1`, `Input2_x2`, `Input3_x3` и `Output_F`, что приведет к изображению на рисунке 4. Нажмите OK в этом окне, а также по возвращении в окно на рисунке 2. Вы вернетесь в окно редактора сигналов с выбранными сигналами, как показано на рис. 5.




Рис. 3. Окно Node Finder.




Рис. 4. Выбранные сигналы.

Обратите внимание, что на рисунке 5 все входные сигналы имеют уровень логического 0. Выход **Output_F** показан как неопределенный. Далее мы должны нарисовать входные сигналы. Затем мы смоделируем схему, которая будет формировать выходной сигнал. Чтобы упростить рисование входных сигналов, в редакторе сигналов отображаются пунктирные линии сетки. Расстояние между линиями сетки можно отрегулировать, выбрав **Edit > Grid Size...** и во всплывающем окне (рис. 6) указав нужный размер. Шаг линий сетки на рисунке 5 составляет 20 нс. Еще одно удобство при рисовании состоит в том, что переходы формы сигналов привязываются к линиям сетки. Эта функция активируется щелчком по значку **Snap to Grid** или выбором команды **Edit > Snap to Grid**.




Рис. 5. Сигналы в окне Waveform Editor.




Рис. 6. Задание расстояния между линиями сетки.

Входные сигналы можно рисовать по-разному. Самый простой способ - указать конкретный временной диапазон и указать значение сигнала. Чтобы проиллюстрировать этот подход, щелкните мышью на осциллограмме `Input1_x1` рядом с точкой 400 нс, а затем перетащите мышь к точке 800 нс. Выбранный временной интервал будет выделен синим цветом, как показано на рисунке 7. Измените значение осциллограммы на 1, щелкнув на иконку **Forcing High**, как показано на рис. 8.




Рис. 7. Выбор временных интервалов.




Рис 8. Прорисовка формы сигнала `Input1_X1`

При создании формы сигнала для `Input1_x1` мы использовали иконку  для реализации логического значения, равного 1. Другой возможностью является инвертирование значения сигнала в выбранном временном интервале с помощью иконки Invert (инвертирование). Мы воспользуемся этим подходом для создания формы сигнала для `Input2_x2`, который должен измениться с 0 на 1 при 200 нс, затем снова до 0 при 400 нс и снова до 1 при 600 нс. Выберите интервал от 200 до 400 нс и нажмите на иконку Invert. Затем сделайте то же самое для интервала от 600 до 800 нс, как показано на рисунке 9.




Рис 9. Прорисовка формы сигнала `Input2_X2`

Теперь используем третий подход, чтобы нарисовать форму сигнала для `Input3_x3`. Этот сигнал должен чередоваться между логическими значениями 0 и 1 через каждые 100 нс. Такой регулярный шаблон указывает на тактовый сигнал, который используется во многих логических схемах. Несмотря на то, что в нашей схеме нет тактового сигнала, удобно указать `Input3_x3` таким образом. Нажмите на вход `Input3_x3`, который выбирает весь интервал 800 нс. Затем щелкните на иконку **Overwrite Clock**, как показано на рисунке 10. Это приведет к появлению всплывающего окна, показанному на рисунке 11. Укажите период тактового сигнала 200 нс и рабочий цикл 50% и нажмите OK. Результат изображен на рисунке 12.




Рис 10. Прорисовка формы сигнала `Input3_X3`




Рис. 11. Задание характеристик тактового сигнала.




Рис. 12. Конечный вид форм входных сигналов.

Сохраните файл формы сигналов, используя подходящее имя; в нашем случае, мы выбрали имя Labwork2.vwf. Обратите внимание, что суффикс vwf обозначает *vector waveform file*.

1.3. Моделирование

Редактор **Simulation Waveform Editor** выполняет моделирование с помощью инструмента моделирования, известного как ModelSim. Настоятельно рекомендуется использовать ModelSim-Altera Edition с редактором Simulation Waveform Editor, так как он содержит библиотеки устройств Altera, необходимые для моделирования. Чтобы использовать стандартную версию ModelSim, путь к ее исполняемым файлам должен быть указан в программном обеспечении Quartus в разделе **Tools > Options... > EDA Tool Options**. Если доступны и ModelSim, и ModelSim-Altera, симулятору предпочтительнее использовать ModelSim-Altera.

1.3.1. Функциональное моделирование

Теперь, когда мы создали входной векторный сигнал, мы можем смоделировать работу схемы. В **Simulation Waveform Editor** выберите **Simulation > Run Functional Simulation** или щелкните на иконку . Всплывающее окно покажет ход моделирования, а затем автоматически закроется, когда оно будет завершено. Затем второе окно редактора **Simulation Waveform Editor** откроет выходной сигнал, как показано на рисунке 13. Выходной сигнал доступен только для чтения, поэтому любые изменения в моделировании должны быть сделаны путем изменения файла Labwork2.vwf с последующим повторным моделированием схемы. Обратите внимание, что выход `Output_F` равен 1 всякий раз, когда два или три входа имеют значение 1, что подтверждает правильность работы схемы. **Если вы получили временную диаграмму, отличную от того, что показано на рис. 13, вам следует найти ошибку в схеме, исправить ее, скомпилировать и смоделировать проект заново!!!**




Рис. 13. Результат функционального моделирования.

1.3.2. Временное моделирование

Чтобы наблюдать фактические задержки распространения сигналов в нашей схеме, мы должны выполнить временное моделирование.
В редакторе **Simulation Waveform Editor** выберите **Simulation > Run Timing Simulation** или щелкните на иконку . Всплывающее окно покажет ход моделирования, а затем автоматически закроется, когда оно будет завершено. Затем во втором окне редактора**Simulation Waveform Editor** открывается форма выходного сигнала. Форма выходного сигнала доступна только для чтения, поэтому любые изменения в моделировании должны быть сделаны путем изменения файла Labwork2.vwf и повторного моделирования схемы.
Временное моделирование показывает, что существуют задержки, когда сигналы изменяются от одного значения к другому. На рисунке 14 показана форма сигнала, увеличенная до 400 нс, чтобы показать задержку распространения между `Input3_x3` и `Output_F`. Форма сигнала показывает, что максимальная задержка составляет приблизительно 6 нс.




Рис. 14. Результат временного моделирования, zoom до 400 ns.

1.4. Внесение изменений и повторное моделирование

Изменения в формах входных сигналов могут быть сделаны с использованием описанных выше подходов. Затем схема может быть повторно смоделирована с использованием измененных сигналов. Например, измените форму сигнала для `Input1_x1`, чтобы он имел логическую единицу в интервале от 100 до 240 нс, как показано на рисунке 15. Теперь снова смоделируйте схему. Результат представлен на рисунке 16.




Рис. 15. Модифицированная форма входных сигналов.




Рис. 16. Результат нового моделирования.

1.5. Заключительные замечания

В данной лабораторной работе дано краткое введение в редактор **Simulation Waveform Editor**, объяснены только элементарные аспекты функционального и временного моделирования.

Чтобы узнать больше о моделировании схем с помощью ModelSim, обратитесь к руководству *Using ModelSim to Simulate Logic Circuits*, доступному на веб-сайте университетской программы Altera.

2. Задание

2.1. Реализуйте функцию своего варианта задания с помощью схемотехнического (визуального) проектирования схемы.
2.2. Создайте формы входных сигналов для моделирования.
2.3. Проведите функциональное и временное моделирование вашей схемы.

Варианты заданий

Вариант	**1**	**2**	**3**	**4**	**5**
Функция	**A(B+C)**	**A+BC**	**(ABC)'**	**A'+(BC)'**	**A⊕ B⊕ C**
Вариант	**6**	**7**	**8**	**9**	**10**
Функция	**(A⊕ B⊕ C)'**	**ABC**	**A+B+C**	**(AB+C)'**	**(A+B+C)'**
Вариант	**11**	**12**	**13**	**14**	**15**
Функция	**A ⊕BC**	**(A+B ⊕C)'**	**(AB)'+C**	**(A+B)'+C**	**(AB⊕C)'**

3. Содержание отчета

3.1. Цель работы.
3.2. Схема и таблица истинности для своего варианта задания
3.3. Скриншоты результатов функционального и временного моделирования.
3.4. Выводы по работе

4. Контрольные вопросы

4.1. Назначение функционального и временного моделирования
4.2. Какие способы создания сигналов для моделирования вы знаете?